今日，國產(chǎn)閃存供應商在2022年閃存峰會（FMS）上宣布，公司正式推出了基于晶棧?3.0（Xtacking?3.0）技術的第四代TLC三維閃存X3-9070。據(jù)長江存儲介紹，與上一代產(chǎn)品，新的X3-9070擁有更高的存儲密度，更快的I/O速度，并采用6-plane設計。

首先在性能方面，據(jù)介紹，X3-9070實現(xiàn)高達2400MT/s的I/O傳輸速率，符合ONFI5.0規(guī)范，這相較于長江存儲上一代產(chǎn)品實現(xiàn)了50%的性能提升；再看密度方面，得益于晶棧?3.0的架構創(chuàng)新，X3-9070成為了長江存儲歷史上密度最高的閃存顆粒產(chǎn)品，能夠在更小的單顆芯片中實現(xiàn)1Tb的存儲容量；最后，得益于創(chuàng)新的 6-plane設計，X3-9070相比傳統(tǒng)4-plane，性能提升50%以上，同時功耗降低25%，能效比顯著提升，可為終端用戶帶來更具吸引力的總體擁有成本（TCO）。

按照長江存儲執(zhí)行副總裁陳軼所說，X3-9070閃存顆粒是長江存儲近年來在三維閃存領域的匠心之作，它擁有出色的性能表現(xiàn)和極高的存儲密度，能夠快速高效地應用于主流商用場景之中。

“面對蓬勃發(fā)展的5G、云計算、物聯(lián)網(wǎng)、自動駕駛、人工智能等新技術帶來的全新需求和挑戰(zhàn)，長江存儲將始終以晶棧?為基點，不斷開發(fā)更多高品質閃存產(chǎn)品，協(xié)同上下游存儲合作伙伴，用晶棧?為存儲產(chǎn)業(yè)賦能，踐行‘成為存儲技術的領先者，全球半導體產(chǎn)業(yè)的核心價值貢獻者’的使命和責任?！标愝W強調。

作為一家成立剛滿六年的公司，長江存儲的發(fā)展絕對稱得上“神速”，公司也在這短短幾年間，縮短了公司和國際領先巨頭的差距，這從長江存儲上述的介紹中可見端倪。

有關注半導體行業(yè)觀察最近文章的讀者應該對6-plane設計、ONFI5.0規(guī)范和2400MT/s的I/O速度這些數(shù)字似曾相識，因為在上個禮拜題為《閃存，正式進入232層時代》的文章里，我們在介紹美光打造的全球首款232層NAND Flash的時候，就講到美光在其最新產(chǎn)品上采用了相關技術。

也正是在這些技術的支持下，讓長江存儲的產(chǎn)品獲得了不錯的性能表現(xiàn)。

先看“6-plane設計”。在上文談到的“232層閃存”的文章中，我們有簡單披露了這個設計給閃存帶來的好處。但其實在美光和長江存儲跨入這個設計之前，行業(yè)的主流是使用“4-plane設計”。

按照anadtech報道，將 NAND 閃存die分為四個平面允許die并行處理更多操作，但不會使其表現(xiàn)得非常像四個獨立的die，這樣做也使其并行執(zhí)行的操作存在限制：例如，同時寫入仍然必須轉到每個平面（plane）內的同一字線。但隨著閃存die中平面數(shù)量的增加，制造商一直在努力放松其中的一些限制。從幾年前開始，制造商已經(jīng)引入了獨立的multi-plane讀取，這意味著不同平面中的同時讀取對每個平面內正在讀取的位置沒有任何限制——這是隨機讀取吞吐量的一大勝利。

anadtech的報道進一步指出，現(xiàn)在，對multi-plane操作的另一個限制正在放寬：不同平面的讀取操作的時序不需要排隊。這使得一個平面可以從 SLC 頁面（ pages）執(zhí)行多個讀取，而另一個平面正在從 TLC 或 QLC 頁面執(zhí)行單個較慢的讀取。此功能稱為異步獨立（多）平面讀?。?Asynchronous Independent (Multi-)Plane Read）。

這樣做的實際效果是，對于讀取操作，一個大型 4 平面die現(xiàn)在可以匹配四個較小的 1 平面die的性能。這減輕了更高的每裸片容量給每個通道只有一個或兩個裸片的 SSD 帶來的許多性能劣勢。

從這個關于plane的介紹中我們可以看到，長江存儲這個增加plane的意義。

再看ONFI（Open NAND Flash Interface的縮寫）標準。據(jù)了解，這是由英特爾，美光，海力士，臺灣群聯(lián)電子，SanDisk， 索尼，飛索半導體為首宣布統(tǒng)一制定的連接NAND閃存和控制芯片的接口標準，當初制定ONFI標準的主要目的是統(tǒng)一當時混亂的閃存標準。ONFI 方面也表示，其存在是致力于通過標準化 NAND 閃存接口來解決主機系統(tǒng)必須適應供應商設備等問題，減少供應商和代際不兼容并加速新 NAND 產(chǎn)品的采用，ONFI 5.0則是該標準的最新版本。

資料顯示，ONFI 5.0于 2021 年 5 月發(fā)布，能將 NV-DDR3 I/O 速度擴展至 2400MT/s。引入了速度高達 2400MT/s 的新型 NV-LPDDR4 低功耗接口。使用 NV-LPDDR4 接口，則定義了可選的數(shù)據(jù)總線反轉 (DBI) 功能。此外，新標準還添加了新的更小尺寸 BGA-178b、BGA-154b 和 BGA-146b 封裝規(guī)范。

通過上述介紹以及對比早前DigiTimes“傳長江存儲將跳過原定192層技術，直接挑戰(zhàn)232層NAND”的報道，我們可以初步認為長江存儲的新一代閃存是232層的設計。從當前的時間節(jié)點看來，長江存儲的這次發(fā)布僅落后于美光，成為全球第二家跨入200層的閃存企業(yè)，縮短了與國際巨頭的差距。

雖然取得了進步，但是我們也必須承認，我們和國際領先巨頭還存在明顯的差距。例如長江存儲在介紹中表示，公司可以再單顆芯片中實現(xiàn)1Tb的存儲容量。對比美光的描述，他們能夠在單顆芯片中實現(xiàn)2Tb的存儲容量。此外，按照長江存儲的說法，公司目前只是發(fā)布了產(chǎn)品，在筆者看來，這大概率是處于送樣階段。但按照美光的說法，他們已經(jīng)應該量產(chǎn)了，這中間的差距也是顯而易見的。

在長江存儲的閃存技術“武器庫”中，晶棧Xtacking? 是他們當之無愧的首要依仗。

據(jù)官方資料介紹，在晶棧Xtacking? 架構推出前，市場上的3D NAND主要分為傳統(tǒng)并列式架構和CuA（CMOS under Array）架構。而長江存儲通過創(chuàng)新布局和縝密驗證，經(jīng)過長達8年在3D IC領域的技術積累和3年的研發(fā)驗證后，終于將晶圓鍵合這一關鍵技術在3D NAND閃存上得以實現(xiàn)。

長江存儲表示，晶棧Xtacking? 可實現(xiàn)在兩片獨立的晶圓上加工外圍電路和存儲單元，這樣有利于選擇更先進的邏輯工藝，從而讓NAND獲取更高的I/O接口速度及更多的操作功能。當兩片晶圓各自完工后，創(chuàng)新的晶棧Xtacking? 技術只需一個處理步驟即可通過數(shù)十億根垂直互聯(lián)通道(VIA)將兩片晶圓鍵合，合二為一。值得一提的是，這樣的設計卻擁有了與同一片晶圓上加工無異的優(yōu)質可靠性表現(xiàn)，這項技術為未來3D NAND帶來更多的技術優(yōu)勢和無限的發(fā)展可能。

長江存儲進一步指出，在傳統(tǒng)3D NAND架構中，外圍電路約占芯片面積20~30%，但晶棧 Xtacking? 技術創(chuàng)新的將外圍電路置于存儲單元之上，從而實現(xiàn)比傳統(tǒng)3D NAND更高的存儲密度，芯片面積可減少約25%?！熬tacking? 技術充分利用存儲單元和外圍電路的獨立加工優(yōu)勢，實現(xiàn)了并行的、模塊化的產(chǎn)品設計及制造，產(chǎn)品開發(fā)時間可縮短三個月，生產(chǎn)周期可縮短20%。此外，這種模塊化的方式也為引入NAND外圍電路的創(chuàng)新功能以實現(xiàn)NAND閃存的定制化提供了可能。”長江存儲方面強調。

按照長江存儲的說法，隨著層數(shù)的不斷增高，公司基于晶棧Xtacking? 所研發(fā)制造的3D NAND閃存將更具成本和創(chuàng)新優(yōu)勢。而自在長江存儲64層產(chǎn)品上首次亮相以來，Xtacking架構迄今已經(jīng)進行了三代更新。

記得在2018年推出第一代Xtacking?技術產(chǎn)品的時候，當時大多數(shù)NAND供應商僅能供應1.0Gbps或更低的速度，但基于Xtacking?技術打造的閃存能有望將NAND的I/O速度提升到3.0Gbps，將其速度提高到主流速度的三倍。

2019年，長江存儲又宣布在公司的第三代3D NAND閃存中應用Xtacking? 2.0架構。

據(jù)知名分析機構Tech Insights在2021年發(fā)布的拆解對比顯示，與使用 Xtacking? 1.0（4.42 Gb/mm2、256 Gb）制造的裸片相比，長江存儲在Xtacking? 2.0上實現(xiàn)了 92% 的位密度（8.48 Gb/mm2、512 Gb）提升，這表明長江存儲對該技術的路線圖制定了穩(wěn)健的未來計劃。Tech Insights進一步指出，令人驚訝的是，長江存儲憑借其 TLC Xtacking 2.0 NAND 實現(xiàn)了比三星（6.91）、美光（7.76）和 Sk hynix（8.13）更高的密度水平（8.48）

到了Xtacking? 3.0時代，按照長江存儲的說法，公司該架構的存儲密度又獲得了進一步的提升，這也使X3-9070成為了長江存儲歷史上密度最高的閃存顆粒產(chǎn)品。

存儲巨頭在過去幾十年的推進過程中，都分別都擁有了其獨當一面的技術和核心競爭力和層數(shù)規(guī)劃。如下圖所示，SK海力士、三星和美光甚至都將3D閃存規(guī)劃到500層，甚至800層以后，在這種情況下，一個合理的架構，就成為了閃存廠商持續(xù)推進層數(shù)堆疊的底氣。

憑借著后發(fā)優(yōu)勢，長江存儲的Xtacking? 已經(jīng)在市場上獲得了高度認可。但對于他們來說，未來的發(fā)展依然存在很多挑戰(zhàn)。

正如IEEE在其報道中所說，除了添加越來越多的層外，NAND 閃存制造商還通過將多個位（bits）封裝到單個設備中來提高存儲位的密度。例如美光芯片的每個存儲單元都能夠每個單元存儲三位。也就是說，存儲在每個單元中的電荷會產(chǎn)生足夠明顯的效果來辨別八種不同的狀態(tài)。

IEEE進一步指出，雖然 3 位/單元產(chǎn)品（稱為 TLC）占大多數(shù)，但也有4 位產(chǎn)品（稱為 QLC）。今年早些時候，西部數(shù)據(jù)研究人員在IEEE 國際固態(tài)電路會議上展示的一款 QLC 芯片更是在 162 層芯片中實現(xiàn)了15 Gb/mm2的密度。鎧俠工程師上個月在IEEE VLSI技術和電路研討會上甚至還展示了一個 7 位單元，但它需要將芯片浸入 77 開爾文液氮中。

由此可見，對于長江存儲來說，長路漫漫。特別是在當前地緣政治帶來的更多不確定性影響下，他們還需要投入更多以進行求索。

聲明：本文版權歸原作者所有，轉發(fā)僅為更大范圍傳播，若有異議請聯(lián)系我們修改或刪除：zhangkai@cgbtek.com