世芯電子提高先進封裝研發(fā)投資以滿足高性能運算IC市場需求

近年來先進封裝（Advanced Package）成為了高性能運算客制化芯片（High Performance Computing ASIC）成功與否的關鍵。隨著市場需求不斷升級，世芯電子致力于投資先進封裝關鍵技術，將其更有效率的整合到芯片設計供應鏈中， 以實現(xiàn)全客制化的合作模式。

隨著高階應用市場的發(fā)展，科技系統(tǒng)大廠開始必須透過軟硬體系統(tǒng)整合來實現(xiàn)創(chuàng)新，使其產(chǎn)品達到更強大的功能與強化的系統(tǒng)效能。也因為如此，現(xiàn)今各個系統(tǒng)大廠與OEM對客制化芯片（ASIC）的需求呈現(xiàn)高度成長。特別是在高性能運算系統(tǒng)芯片（SoC）領域，IC設計本身非常復雜且成本已經(jīng)相當昂貴，如果再加上后端設計包含封裝，測試，供應鏈整合等等會是更大規(guī)模的投資。在成本及效率的考慮下，各大企業(yè)選擇與專業(yè)高階ASIC設計公司合作已是必然的趨勢。

高性能運算IC的成功關鍵取決于先進封裝技術

高階應用市場的高性能運算系統(tǒng)芯片成長強勁，伴隨的是前所未有對先進封裝技術的依賴。由臺積電所研發(fā)的先進封裝技術CoWoS 及InFO 2.5D/3D封裝對于成功部署當今的HPC SoC ASIC至關重要。CoWoS封裝可以實現(xiàn)把數(shù)個小芯片（Chiplets）黏合在同一中介片（Interposer）同一封裝基板（Substrate）上，以達到“系統(tǒng)級微縮”的境界，大大提升了SoC之間互連密度和性能，是科技史上的一大突破。

另一先進封裝技術為多芯片模組（Multi-Chip-Module，簡稱MCM）也是類似概念。與傳統(tǒng)封裝不同，先進封裝需要與電路設計做更多的結(jié)合，加上必須整合產(chǎn)業(yè)的中下游，對設計整合能力是一大挑戰(zhàn)，也是門檻相當高的投資。

世芯看到了高性能系統(tǒng)運算ASIC設計服務市場對先進封裝需求的急速成長?！叭缃?，各個科技大廠正大量投資于IC前端設計，以求跟自家產(chǎn)品完美結(jié)合以最大程度區(qū)別市場差異性及市場領先地位。他們此刻需要的是與杰出的專業(yè)ASIC設計服務公司合作，才不會讓他們的大量投資及時間成本付諸流水?！笔佬倦娮涌偛眉媸紫瘓?zhí)行官沈翔霖說到。

世芯是客戶在高性能運算市場客制化芯片的重要伙伴

世芯電子提供的高性能運算設計方案能無縫整合高性能運算系統(tǒng)芯片設計和先進封裝技術。世芯的MCM 于2020年量產(chǎn)，CoWoS 于2021 年量產(chǎn)。現(xiàn)有大尺寸系統(tǒng)芯片幾乎是光罩的最大尺寸（Reticle Size，800mm2）。

中介片（Interposer）設計為 3~4倍于光罩最大尺寸（3~4X Reticle Size），而先進封裝尺寸甚至達到 85x85mm2是現(xiàn)有封裝技術的極限。這都是經(jīng)過多項客戶產(chǎn)品成功量產(chǎn)驗證過的。也證明了世芯的高性能運算設計方案滿足高性能運算IC市場需求，是其取得市場領先地位的重要關鍵。

聲明：本文版權歸原作者所有，轉(zhuǎn)發(fā)僅為更大范圍傳播，若有異議請聯(lián)系我們修改或刪除：zhangkai@cgbtek.com